使硬件加速器与自动代码翻译一起使用

密歇根大学研究人员开发的一项新技术可以通过自动代码翻译来广泛采用后摩尔定律计算组件。该系统称为AutomataSynth，可让软件工程师利用FPGA等硬件加速器的强大功能，而无需专门的编程知识，也无需重写以CPU为中心的旧代码。

随着摩尔定律接近尾声，公司和设计师依靠多种硬件技术来规避新CPU提供的递减收益。在最可行的短期候选方案中，有诸如现场可编程门阵列(FPGA)之类的硬件加速器，它们可以专用于快速执行特定的通用功能并消除大型应用程序中的瓶颈。

尽管诸如Microsoft和Amazon Web Services之类的公司已经开始采用FPGA，但由于许多软件开发人员都不熟悉编程要求，因此FPGA的使用受到了限制。这些要求还限制了它们在预先存在的旧版软件上的使用，这些旧版软件通常被编写为专门用于CPU。

当今使用的大多数程序都必须在非常低的级别上完全重写，才能获得硬件加速的好处。因此，与实际使用相比，组件的安装速度更快。

“公司正在采取措施，使人们更容易使用[FPGA]，”博士学位的Kevin Angstadt说。负责该项目的候选人，“但是在编写新程序时，该过程仍然非常原始。”

团队，其中包括教授。 Westley Weimer和Jean-Baptiste Jeannin试图通过自动重写许多大型应用程序使用的某些低级功能来突破这些采用障碍。如果大规模实施，这意味着开发人员只需在现有代码中添加几行即可充分利用FPGA，而无需重写。

Angstadt将这一过程与将图形处理单元(GPU)适应通用计算进行了比较，该过程最初是由NVIDIA的CUDA平台实现的。 CUDA为开发人员提供了一个界面，通过该界面，他们可以利用GPU在非图形任务上的处理能力。

Angstadt说：“这项工作的目标是用FPGA做类似的事情。” “使用它们时，您不仅可以使用相同的语言编写，而且我们可以给您一种使用相同语言编写的幻觉。”

为了实现这一目标，研究人员利用了一种称为有限自动机学习的技术。该技术结合了不同的程序分析来产生状态机，该状态机在功能上与原始代码等效，并且可以通过FPGA进行加速。本质上，他们的系统读取给定的代码，学习代码的功能，并编写此行为的硬件描述以发送给加速器。

在关于工作的论文中，他们展示了他们在一类函数(字符串内核)中的技术，该函数处理对文本执行的搜索和比较操作。

Angstadt说：“每次搜索文本文档时，您都在使用这些字符串内核的最原始形式之一。”但是它们可能更加复杂-功能对于诸如垃圾邮件检测，遗传分析，产品推荐和粒子物理之类的各种应用程序至关重要。

该团队发现，在针对与CPU配合使用的真实字符串函数的基准测试套件上运行AutomataSynth时，该团队发现能够在72%的情况下学习完全等效的硬件设计，并在另外11%的情况下学习近似的硬件设计。

将该技术应用于其他类别的功能仍然是进一步工作的未解决问题，但Angstadt相信可以广泛使用。

Angstadt说：“我们的研究表明，尽管除了我们支持的功能之外还存在许多种功能，但仍有许多应用程序比我们意识到的可以重写为字符串内核。” “因此，我们也许仍然能够应用类似的技术来支持更多种类的代码。”

如果成功，我们将看到FPGA成为通用计算的标准组件。